HBM 速度、NAND 容量不再二擇一！SanDisk 新專利如何打造記憶體護城河？
AI 晶片產業長期面臨「記憶體牆（memory wall）」瓶頸，高頻寬記憶體（HBM）速度快卻昂貴、供應有限；NAND 快閃記憶體容量大、成本低，但速度遠不及 AI 運算需求。記憶體大廠 SanDisk（SNDK）近期公開的一項已核准的專利，揭露了一種不同於過往二擇一的解法：直接把 AI 處理器疊在 NAND 記憶體之上，讓 HBM 的速度與 NAND 的容量一同封裝，有望成為這家記憶體廠商在 AI 時代真正的技術護城河。
（當記憶體堆疊達到極限：「光學互連」如何打破 GPU–HBM 封裝成新寵兒？）
SanDisk 昔日的 HBF 架構：將快閃記憶體放在 GPU 旁邊
半導體研究員 @seti_park 發文指出，SanDisk 在 2025 年 8 月「記憶體與儲存的未來」峰會上發表了高頻寬快閘閃記憶體（High Bandwidth Flash， HBF）。這項技術的概念是把 NAND 快閃記憶體安裝在 AI GPU 封裝旁邊，扮演類似 HBM 的角色，以犧牲部分速度為代價換取容量的大幅提升。2026 年 2 月，SanDisk 與 SK 海力士進一步在開放運算計畫（OCP）內啟動標準化工作小組，顯示這家公司有意讓 HBF 成為產業通用規格，而非僅止於概念展示。
廣告 - 內文未完請往下捲動
這個敘事邏輯清晰：AI 加速器對記憶體的需求遠超供給，HBM 價格高昂且產能受限，而快閃記憶體可以在運算單元旁堆疊更大的容量，缓解所謂的記憶體牆問題。
專利揭露真實架構：處理器直接疊在 NAND 上方
在 HBF 對外發表七週後，SanDisk 一項早在 2023 年 11 月就申請的專利正式核准。然而這份專利所描述的架構，與先前傳聞完全相反：該公司並沒有把快閃記憶體安裝在 GPU 旁邊，而是整個處理器直接整合在一塊高頻寬高容量的記憶體上。
具體來說，這項專利採用一種稱為 CBA（CMOS-bonded-to-array）的記憶體晶磚，將大型 NAND 記憶體陣列與 CMOS 邏輯電路融合為一體，容量可達約 2TB。AI 處理器或 GPU 被直接黏合在這塊晶磚上方，兩者尺寸完全相同；而原本擺放 HBM 的位置，則被搬移到記憶體晶磚與處理器組成的核心模組兩側，以堆疊形式環繞配置。換言之，這項專利打造的記憶體方式是：容量在底層、頻寬在兩側，運算單元則在最上層。
更關鍵的設計在於連接方式。由於處理器坐在記憶體晶磚正上方，而 HBM 被移到了兩側，專利透過在晶磚中刻意保留的「穿通區」與密集的矽穿孔，讓資料可以直接由上往下穿過 NAND 晶磚，連通處理器與兩側的 HBM。這樣的接點數量可達約 20 萬個，足以支援大寬度的平行資料傳輸。
專利如何構築 SanDisk 護城河？
這項專利之所以值得關注，在於它有望為 SanDisk 打造新護城河。專利鎖定了「穿通區搭配矽穿孔，讓處理器穿透記憶體晶磚直接連通兩側 HBM」的實作方式，而這項設計目前沒有明顯的替代方案。
同時，SanDisk 已具備量產這類結構的製程基礎，因為打造 CBA 晶磚所需的晶圓鍵合技術，與該公司現有 NAND 產品線屬於同一製程家族。對競爭者而言，要繞過這項專利，就必須突破這道防線。
護城河的隱憂：散熱、耗損與擴充性
不過，這項技術的護城河也存在明顯限制。首先是散熱問題：把高耗電的 GPU 直接黏合在怕熱的 NAND 晶磚上方，整套堆疊結構的散熱與製造良率仍是一大挑戰，專利本身只描述了結構，並未證明可量產的良率。此外，NAND 本身存在耗損與隨機存取延遲偏高的限制，對 AI 工作負載常見的高頻寫入與隨機存取模式並不友善。
不過，這項專利賦予 SanDisk「製造這種架構」的權利，但目前該公司實際投入量產的 HBF，仍是快閃記憶體置於 GPU 旁邊的傳統並列架構，目標規格約為每顆晶片 256GB 容量，並在 HBM4 封裝尺寸下追求 HBM 等級的頻寬。換句話說，專利所描繪的「處理器疊在 NAND 上」架構，目前仍是一條待驗證的路徑。
專利文件中也透露了未來擴充的可能性，例如將部分處理器運算功能卸載至記憶體晶磚的邏輯電路，或在同一片 NAND 晶圓上鍵合多個處理器，這些都顯示 SanDisk 為自己保留了向前邁進的選項。
護城河價值待驗證，但距離量產仍有一段路
整體而言，SanDisk 這道護城河確實存在，但它的價值高度取決於 SanDisk 是否能將這項專利轉化為實際出貨的產品。對於 AI 記憶體架構發展、以及 SanDisk 後續技術推進有興趣的讀者，值得密切關注。
風險提示
加密貨幣投資具有高度風險，其價格可能波動劇烈，您可能損失全部本金。請謹慎評估風險。
