當記憶體堆疊達到極限：「光學互連」如何打破 GPU–HBM 封裝成新寵兒？
人工智慧運算需求爆炸性成長，AI 晶片架構正出現瓶頸。隨著高頻寬記憶體（HBM）垂直堆疊逼近物理極限，半導體產業正將目光投向一個顛覆性的解決方案：以光訊號取代電訊號，讓 GPU 與 HBM「分開封裝但保持高速傳輸」，重塑 AI 晶片的封裝結構。
（打破週期性迷思！一公式拆解 HBM 需求結構：記憶體為何只會繼續上漲？）
什麼是「記憶體牆」？HBM 垂直堆疊的擴充死路
在當今的 AI 運算環境中，GPU 的運算效能每一代都大幅躍進，但記憶體的存取與傳輸速度卻始終跟不上，兩者之間的落差形成效能瓶頸，也就是所謂的「記憶體牆（Memory Wall）」。
廣告 - 內文未完請往下捲動
HBM 的出現，以其寬闊的資料通道暫時緩解了這個問題。然而隨著 AI 模型規模持續擴張，不難看出 HBM 的頻寬與傳輸速度仍不足以應付運算需求的爆炸性成長，記憶體牆的問題始終未被解決。
為了在有限空間內提升記憶體容量與頻寬，業界長期以來的做法是將 HBM 層數不斷向上堆疊。然而，當層數邁向 20 層以上，製程難度也指數攀升。
於此，另一個選項是橫向增加 HBM 數量，但這條路同樣行不通。在現行的 2.5D 封裝技術中，GPU 與 HBM 緊密並排於同一基板之上，HBM 的擺放數量受限於 GPU 晶片周長，也就是業界俗稱的「海岸線（Shoreline）」。海岸線長度有限，即便想放入更多 HBM，物理空間也不允許，產業就此陷入僵局。
光學互連：打破「必須緊鄰」的百年設計原則
面對這道難題，韓媒 Zdnet 透露，半導體產業正研擬一個根本性的解決方案：將 GPU 與 HBM 分離封裝，以光訊號橋接兩者。
這個方案顛覆了晶片設計長久以來的原則，元件必須緊密相鄰以降低傳輸延遲。新架構反其道而行，刻意拉開 GPU 與 HBM 的距離，再以速度遠超電訊號的光訊號彌補物理距離帶來的延遲。一旦擺脫 GPU 海岸線的束縛，HBM 便能在電路板上橫向大量鋪展，總記憶體容量與頻寬有望達到現有系統的數倍，對 AI 晶片的效能提升將是革命性的躍進。
報導引述當地某大型記憶體廠研究員所述：「我們目前正與客戶討論透過光學互連突破 GPU 海岸線限制、掛載更多 HBM 的方案，以解決頻寬與容量擴充的瓶頸。」
HBM 配置方案未明，板型設計或將全面翻新
然而 HBM 該擺在哪裡？目前業界尚未形成共識。
具體選項包括讓 HBM 從距離 GPU 數公分外環繞排列、在電路板中央設立獨立 HBM 區域，以及將 HBM 獨立配置於 GPU 板正下方等。其中，若將 HBM 隔離於 GPU 板下方，主機板就必須縱向延伸，整體外型規格甚至可能被迫全面改變，對此 GPU 製造商也正積極研議新的硬體標準。
委外封裝測試（OSAT）產業也密切關注這股趨勢。業界預測，光學互連將先從機架對機架、伺服器對伺服器等較大單元的連接導入，待技術持續成熟後，再向下延伸至板內晶片對晶片的微距離連接。
台灣供應鏈有機會嗎？從 CPO 到先進封裝
支撐這場架構革命的核心技術，正是共封裝光學（CPO, Co-Packaged Optics）。CPO 的原理與資料中心伺服器間的光學互連相同，關鍵差異在於尺度：GPU–HBM 板內光學連接的空間極為有限，光學元件必須微縮至遠比傳統資料中心設備更小的尺寸，並達到極高的整合密度，技術門檻因此大幅提升。
對台灣半導體供應鏈而言，這波趨勢帶來了多層次的機會。在光通訊與收發模組領域，深耕網通設備並積極切入 CPO 的智邦（2345）、專注光收發模組的訊芯（6451）與華星光（6582），以及長期耕耘光通訊元件的聯亞（3081）。在封裝環節，先進封裝龍頭日月光（3711）憑藉多年累積的 CoWoS 技術，均有望在架構的導入過程中扮演關鍵角色。此外，若板型設計確實全面翻新，基板、連接器等相關供應鏈同樣值得關注。
然而，上述企業目前在 GPU–HBM 光學互連的實際佈局情形仍有待觀察，相關技術的成熟度也無法得知。投資人在評估相關標的時，建議參閱各公司最新法說會與財報揭露的業務進展並審慎判斷。
風險提示
加密貨幣投資具有高度風險，其價格可能波動劇烈，您可能損失全部本金。請謹慎評估風險。
