封裝成記憶體大廠新戰場！三星、SK 海力士如何解決 HBM 散熱難題？
當 AI 晶片把更多運算晶片與 HBM 塞進同一個封裝，競爭的重點正在從「誰的製程更先進」，轉向「誰能把散熱處理好」。根據 TrendForce 昨日引述韓媒 Chosun Biz 的報導，連接運算晶片與 HBM 的中介層（interposer）預期將大幅放大，HBM4E 的散熱壓力也隨之升溫。三星電子計畫明年開始量產 HBM4E，正同步準備多項散熱技術；SK 海力士也提出類似的局部散熱方案。散熱與封裝，正成為記憶體大廠新的競爭環節。
中介層面積暴增，AI 封裝逼近物理極限
Chosun Biz 指出，目前 AI 中介層面積已約為 EUV 曝光機單次可曝光最大面積（858 mm²）的 5.5 倍，依此換算約 4,700 mm²。半導體設備業界人士預期，若依現有速度發展，搭載 HBM 的中介層未來將擴大到 9 倍、12 倍，最終甚至可能達到 40 倍，換算約 3 萬 4,000 mm² 以上。
背後的原因，是先進製程的微縮空間愈來愈有限，單顆晶片已難以滿足 AI 工作負載龐大的運算需求。業界因此轉向 chiplet 搭配 2.5D 封裝，在中介層上整合多顆運算 chiplet 與多組 HBM stack，讓單一封裝容納更多算力與記憶體。
廣告 - 內文未完請往下捲動
然而這麼做的缺點在於，封裝內的熱源也會跟著集中，HBM 散熱因而成為次世代產品無法迴避的難題。
（什麼是微流道？台積電引領 AI 散熱「冷革命」，健策、一詮先卡位）
三星雙管齊下：HCB 讓堆疊變薄，HPB 鎖定熱源
面對 HBM4E 的散熱難題，三星首先從降低功耗的設計著手，目前評估的關鍵技術包括混合銅接合（Hybrid Copper Bonding, HCB）與 HPB（Heat Path Block）。
HCB 以銅對銅直接連接，取代堆疊 DRAM 晶粒之間的微凸塊。層間間距縮小後，整體堆疊可以更薄，散熱表現也隨之改善。三星已在 3 月的 NVIDIA GTC 2026 展示這項技術。
HPB 則是另一條路線，不需要採用混合鍵合也能降低熱量。三星在 COMPUTEX 2026 指出，HBM base die 中負責 HBM 與 GPU 之間高速資料傳輸的 D2D PHY，是主要熱源之一。HPB 就是在這個區域周圍建立專用散熱路徑，更有效率地導出熱量，降低熱阻。三星目前正在 HBM4E 上驗證 HPB，並規劃在 HBM5 導入。
（SemiAnalysis 看空 hybrid bonding：HBM 堆疊沒必要也做不到這麼多層）
SK 海力士也盯上 D2D PHY，美光點名功率密度成關鍵
SK 海力士的思路與三星相近。根據 ETNews 報導，其 iHBM 技術在熱量集中的 D2D PHY 周圍，配置高導熱、但電氣絕緣的散熱材料，形成專用的散熱通道，公司預期可降低約 30% 的熱阻。
這個方向也呼應美光先前的說法。美光在 Hot Chips 2026 上指出，HBM 散熱的本質是功率密度而非總功耗，熱量最集中的位置正是 base die，因為 HBM 最複雜的邏輯功能幾乎都集中在這裡。堆疊層數增加後，上層 DRAM 的熱量還得往下傳導，使 base die 的負擔更重。
（HBM 的前世今生：從各世代 HBM 看頻寬、堆疊與散熱瓶頸，封裝為何是關鍵戰場？）
美光當時還提到，HBM 堆疊層數從 4-Hi 提高到目前主流的 12-Hi，路線圖上甚至有 16-Hi 到 20-Hi 的規劃，並點出 Fusion Bonding、玻璃基板與 CPO 等封裝端創新。三大廠切入的角度不同，但都把解方指向封裝與熱路徑設計。
HBM 競爭正從製程轉向「封裝」與「熱管理」
總結而言，三星與 SK 海力士都不再只靠單純降低功耗來因應，而是針對 base die 熱點做散熱設計。HCB 這類先進接合技術，以及 HPB、iHBM 這類局部導熱方案，是兩條並行的路線。中介層放大讓整個封裝的散熱難度同步攀升，這些技術能否順利量產，將影響次世代 AI 加速器的設計空間。
業界關注三星 HBM4E 明年量產時是否採用 HPB、何時導入 HBM5，以及 SK 海力士 iHBM 的熱阻改善能否在實際產品中驗證。
風險提示
加密貨幣投資具有高度風險，其價格可能波動劇烈，您可能損失全部本金。請謹慎評估風險。
