華為科學家警告：輝達晶片已達物理極限、韜定律替代路線今年見真章
華為首席半導體科學家廖恒近日在一場公開直播中表示，以輝達（Nvidia）為首的西方晶片製造巨頭，在追求更強大處理器的過程中，已逼近難以跨越的物理製程極限。他同時預告，華為採用自有韜定律（Tau Scaling Law）框架所設計的首款智慧型手機晶片，將在今年晚些時候問世，屆時外界將能親眼見證這條替代路線的實際成效。
華為：西方晶片製程面臨物理瓶頸
彭博社報導，廖恒在這場長達四小時的馬拉松式直播中指出，台積電（TSMC）、英特爾（Intel）等晶片代工廠商持續縮小電晶體尺寸的傳統路線，正面臨物理瓶頸。目前全球最重要的晶片公司輝達，雖然仍在製造越來越大的晶片、整合數十億個電晶體，並搭載越來越多的 HBM（高頻寬記憶體），但此路線的邊際效益正快速衰減。廖恒認為，一旦突破物理極限，將引發雪崩式變革，整個產業必須尋找新的演進方向。
他也坦承，台積電、三星等廠商借助 ASML 先進光刻設備制定了詳盡的技術路線圖，而華為因受美國制裁無從取得這些關鍵設備，反而被迫走上一條「替代路徑」。他強調，這套路線最終將讓全球清楚看見中西方差距的縮小速度。
廣告 - 內文未完請往下捲動
（中國自製 DUV 重擊晶片股！大摩：算力需求沒變、下跌反成更好買點）
韜定律與 LogicFolding：今年秋季首款晶片即將驗收
廖恒所提及的這條替代路線，正是華為今年 5 月在 IEEE 國際電路與系統研討會（ISCAS）上正式發表的「韜定律（τ）」框架。韜定律的核心，是以「時間縮微」取代傳統的「幾何縮微」，不再單純追求縮小電晶體的物理尺寸，而是透過降低訊號傳播時長、提升系統內各零組件間的傳輸速度，達到效能持續演進的目的。華為宣稱，過去六年已依此定律設計並量產 381 款晶片。
韜定律的核心實作技術為 LogicFolding（邏輯折疊），透過縮短晶片內部走線大幅提升效能與電晶體密度。廖恒這次在直播中明確表示，華為即將推出首款基於此框架設計的智慧型手機晶片，採用 LogicFolding 技術，預計今年晚些時候發布，作為韜定律從理論走向市場驗證的關鍵一步。
（華為繞過美國制裁另闢晶片新路，喊話 2031 年達 1.4 奈米製程追上台積電？）
DeepSeek 印證路線可行，廖恒看好「設計換算力」趨勢
廖恒在直播中高度讚揚 DeepSeek 創辦人梁文鋒，將其視為「以設計換算力」這條路線的最佳案例。他指出，DeepSeek 在計算資源極為有限的情況下，透過模型架構設計的創新訓練出頂尖大型語言模型，向全球展示了中國開發者能以美國同行所需算力的一小部分訓練出同等水準的系統。
廖恒總結道：「我們必須在設計上投入更多精力，以更高的複雜性換取更少的計算資源消耗。」他也指出，今年以來這個趨勢已有所加快，多家中國公司陸續發布性能頂尖的基準測試模型。
（解讀梁文鋒投資會議：當中國 AI 不再依賴輝達，CUDA 護城河還能保住嗎？）
AI 供應鏈碎片化，廖恒認：各方必須建立完整自主能力
在地緣政治層面，廖恒相當悲觀。他認為，隨著美中緊張局勢加劇，全球半導體供應鏈將逐漸分裂為兩個獨立的生態系統，兩國在追求半導體進步的方式上正出現越來越大的分歧：「為了生存，即使雙方沒有發生嚴重衝突，每一方都必須建立自己完整的製造和供應能力。」這也與中國半導體產業長期以來試圖擺脫西方技術依賴的整體戰略高度吻合。
SemiAnalysis、TechInsights 等業界研究機構今年稍早在拆解華為新款智慧型手機晶片後，已讓外界更清楚地認識到華為替代方案的實際水準。廖恒這次公開發言也向業界宣告：這條路線並非過渡期的權宜之計，而是華為長期推動的跨世代技術。
風險提示
加密貨幣投資具有高度風險，其價格可能波動劇烈，您可能損失全部本金。請謹慎評估風險。
